1 - 2 - 3 - 4 - 5 - 6 - 7

	Les Secrets de la CMOS
	Développer et déployer facilement vos sites web Télécharger gratuitement Office 2013 Héberger votre site web sur des serveurs gratuits Visual Studio 2013 Télécharger et apprenez gratuitement Trucs et Astuces Découvrez Windows 8.1 et télécharger le gratuitement     Registre checksum (PC/AT) - poids forts (2EH) - poids faibles (2FH) (somme du contenu des registres 10H a 20H) Registre capacite memoire d'extension apres test memoire : - poids faibles (30H) (PC/AT) - poids forts (31H) (PC/AT) (Taille memoire = nombre de ko memoire) MSB LSB 04H 00H 1 Mo sur bus extension 08H 00H 2 Mo sur bus extension a 3CH 00H 15 Mo sur bus extension Ces deux registres sont charges par le test memoire pendant l'initialisation du systeme ; ils different des registres 17H et 18H qui contiennent la configuration theorique du systeme. Registre siecle (32H) (PC/AT) (valeur du siecle en BCD) Registre checksum (PS IBM) - poids forts (32H) - poids faibles (33H) CRC du contenu des registres 10H a 31H Registre capacite memoire RAM d'extension (> au 1xMo) (PS IBM) configuration pratique : - poids faibles LSB (35H) - poids forts MSB (36H) (Taille memoire = nombre de blocs de 1 ko) MSB LSB 04H 00H 1 Mo 08H 00H 2 Mo a 3CH 00H 15 Mo (15360 ko) Registre siecle (37H) (PS IBM) (valeur du siecle en BCD) Registres mot de passe du POST (38H a 3EH) (PS IBM) Ces registres contiennent les 7 scan-code du mot de passe de la mise sous tension. Par defaut, le contenu de ces registres est a 00H (pas de mot de passe). Si un mot de passe est present, le POST interdit le chargement systeme tant que le mot de passe n'est pas frappe au clavier (nombre d'essais limite). Si un mot de passe existe, le POST verrouille cette zone de la memoire CMOS pour empecher de le lire ou de le modifier. Ces octets sont toujours lus a 00H s'il n'y a pas de mot de passe, et a FFH s'il en existe un. Le verrouillage est positionne en activant le bit SLL du registre 0092H. Registres de controle du mot de passe (3FH) (PS IBM) Somme des octets 38H a 3EH (modulo 255) 4. Description des signaux d'entrees-sorties -------- -------- MOT-1 --- 24-VDD OSC1-2 23-SQW OSC2-3 22-PS D0-4 146818 21-CKOUT D1-5 20-CKFS D2-6 19-IORQ* D3-7 18-RESET* D4-8 17-DS D5-9 16-SP D6-10 15-R/W* D7-11 14-AS GND-12 13-CE* ----------------- Brochage du 146818 MOT : Configuration du mode MOTorola (1) ou Intel (0). OSC1 : Entree signal d'horloge de reference. OSC2 : Entree connexion quartz (non utilise). D0 - D7 : Bus de donnees bidirectionnel 8 bits, multiplexe avec bus d'adresse. SQW : Sortie signal periodique correspondant a la programmation des bits RS0 a RS3 du registre A. PS : (Power Sense) Cette entree controle le bit VRT du registre D ; Lorsque PS passe a zero, le bit VRT est remis a zero, indiquant une coupure d'alimentation. Ce signal doit etre affecte d'un retard de 5micro.sec en cas de reprise secteur. CKOUT : Sortie signal periodique, dont la frequence est egale au rapport de la frequence de l'oscillateur de reference divise par 1 (si CKFS=1) ou par 4 (si CKFS=0). CKFS : Entree signal selection frequence de CKOUT. IORQ* : Sortie de demande d'interruption au microprocesseur. RESET* : Entree de RAZ des bits PIE, AIE, UIE, UF, IRQF, PF, AF, SQWE. R/W* : Entree signal de lecture/ecriture (mode Intel = ecriture). SP : (STanBY) ; cette entree a 0 deconnecte l'interface bus de donnees et les signaux de controle. Dans cette application, ce signal est a 0 si la pile de sauvegarde n'est pas connectee. CE* : (Chip Enable) pour acceder au 146818, cette entree doit etre stabilisee a l'etat bas pendant l'evolution des signaux AS et DS, car CE* n'est pas memorise par le 146818. Lorsque CE* passe au niveau 1, les lignes D0 a D7 passent a l'etat haute impeda nce. Le bus systeme se trouve donc entierement deconnecte du circuit horloge-dateur. AS : (Adresse Strobe) memorisation pointeur registre. DS : (Data Strobe) signal de lecture en mode Intel.